Computer Logical Organization 简明教程
Sequential Circuits
组合电路不使用任何存储器。因此，输入的上一个状态不会对电路的当前状态产生任何影响。但顺序电路具有存储器，因此输出可以根据输入而变化。此类电路使用上一个输入、输出、时钟和存储器单元。
S-R Flip Flop
本质上是使用 NAND 门的 S-R 锁存器，带有一个附加的 enable 输入。它还被称为电平触发 SR-FF。这种情况下，只有当使能输入 (E) 处于活动状态时，才会在输出中形成电路。简而言之，如果 E = 1，该电路将作为 S-R 锁存器工作，但如果 E = 0，输出不会发生变化。
Operation
S.N. |
Condition |
Operation |
1 |
S = R = 0 : No change |
如果 S = R = 0，则 NAND 门 3 和 4 的输出被迫变为 1。因此，R' 和 S' 都将等于 1。由于 S' 和 R' 是使用 NAND 门的基本 S-R 锁存器的输入，因此输出的状态不会发生变化。 |
2 |
*S = 0，R = 1，E = |
由于 S = 0，即 NAND-3 的输出 R' = 1 和 E = 1，即 NAND-4 的输出 S' = 0。因此，Qn+1 = 0 和 Qn+1 bar = 1。这是复位条件。 |
3 |
*S = 1，R = 0，E = |
NAND-3 的输出，即 R' = 0 和 NAND-4 的输出，即 S' = 1。因此，S-R NAND 锁存器的输出是 Qn+1 = 1 和 Qn+1 bar = 0。这是复位条件。 |
4 |
*S = 1，R = 1，E = |
由于 S = 1，R = 1 和 E = 1，NAND 门 3 和 4 的输出都是 0，即 S' = R' = 0。因此， Race 条件将发生在基本 NAND 锁存器中。 |
Master Slave JK Flip Flop
主从 JK FF 是两个 S-R FF 的级联，从第二个的输出到第一个的输入有反馈。主触发器是正面电平触发器。但由于时钟线中有反相器，从触发器将对负电平做出响应。因此，当时钟 = 1（正电平）时，主触发器处于活动状态，从触发器处于非活动状态。而当时钟 = 0（低电平）时，从触发器处于活动状态，主触发器处于非活动状态。
Operation
S.N. |
Condition |
Operation |
1 |
J = K = 0 (No change) |
当时钟 = 0 时，从触发器变为活动状态，主触发器变为非活动状态。但由于 S 和 R 输入没有改变，因此从输出也将保持不变。因此，如果 J = K =0，输出将不会改变。 |
2 |
J = 0 and K = 1 (Reset) |
时钟 = 1 − 主触发器处于活动状态，从触发器处于非活动状态。因此，主触发器的输出变为 Q1 = 0 和 Q1 bar = 1。也就是说，S = 0 和 R =1。时钟 = 0 − 从触发器处于活动状态，主触发器处于非活动状态。因此，从触发器的输出变为 Q = 0 和 Q bar = 1。时钟再次 = 1 − 主触发器处于活动状态，从触发器处于非活动状态。因此，即使将改变后的输出 Q = 0 和 Q bar = 1 反馈给主触发器，其输出仍将为 Q1 = 0 和 Q1 bar = 1。也就是说，S = 0 和 R = 1。因此，当时钟 = 0、从触发器变为活动状态时，从触发器的输出仍将保持 Q = 0 和 Q bar = 1。因此，我们从主从触发器获得了稳定的输出。 |
3 |
J = 1 and K = 0 (Set) |
时钟 = 1 − 主触发器处于活动状态，从触发器处于非活动状态。因此，主触发器的输出变为 Q1 = 1 和 Q1 bar = 0。也就是说，S = 1 和 R =0。时钟 = 0 − 从触发器处于活动状态，主触发器处于非活动状态。因此，从触发器的输出变为 Q = 1 和 Q bar = 0。时钟再次 = 1 − 然后可以表明从触发器的输出已稳定为 Q = 1 和 Q bar = 0。 |
4 |
J = K = 1 (Toggle) |
时钟 = 1 − 主触发器处于活动状态，从触发器处于非活动状态。主触发器的输出将会切换。因此，S 和 R 也将被反转。时钟 = 0 − 从触发器处于活动状态，主触发器处于非活动状态。从输出将会切换。这些改变的输出被返回到主触发器的输入。但由于时钟 = 0，主触发器仍然处于非活动状态。因此，它不会对这些改变的输出作出反应。这避免了导致周围竞争条件的多次切换。主从触发器将会避开围绕竞争的条件。 |
