Digital-electronics 简明教程
Half Adder in Digital Electronics
Addition 是计算机、计算器等不同电子设备执行的最基本操作之一。执行两个或多个数字（更具体地说是二进制数）相加的电子电路称为 adder 。由于逻辑电路使用二进制数字系统执行操作，因此加法器被称为 binary adder 。
根据电路可以相加的位数，加法器（或二进制加法器）分为两种类型：
-
Half Adder
-
Full Adder
在本文中，我们将讨论 half adder 、其定义、电路图、真值表、卡诺图、特征方程和应用。
What is a Half-Adder?
设计用于相加两个二进制位组合逻辑电路称为 half adder 。半加法器提供输出以及进位值（如果有）。半加法器电路通过连接异或门和与门来设计。它有两个输入端和分别用于和和进位的两个输出端。半加法器的框图和电路图如图 1 所示。
从半加法器的逻辑电路图中可以清楚地看出，A 和 B 是两个输入位，S 是输出和，C 是输出进位位。
在半加法器的情况下，异或门的输出是这两个位的和，与门的输出是进位。虽然在一个加法中获得的进位不会转发到下一个加法中，因此它被称为半加法器。
Operation of Half Adder
半加法器根据二进制加法的规则相加两个二进制位。这些规则如下：
\mathrm{0 \: + \: 0 \: = \: 0}
\mathrm{0 \: + \: 1 \: = \: 1}
\mathrm{1 \: + \: 0 \: = \: 1}
\mathrm{1 \: + \: 1 \: = \: 10 \: (和 \: = \: 0 \: \& \: 进位 \: = \: 1)}
根据这些二进制加法规则，我们可以看到前三个操作产生的和的长度为一位数，而在最后一个操作（1 和 1）的情况下，和由两位数组成。这里，此结果的最高有效位 (MSB) 称为进位（为 1），最低有效位 (LSB) 称为和（为 0）。
Truth Table of Half Adder
真理表是一种给出了逻辑电路的输入与输出之间关系的表格，并解释了该电路的操作。以下是半加法的真值表：-
Inputs |
Outputs |
A |
B |
S (Sum) |
C (Carry) |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Characteristic Equations of Half-Adder
半加法器的特征方程式，即和 (S) 和进位 © 的方程式是根据二进制加法的规则得出的。这些方程式如下所示：-
半加法器的和（S）是 A 和 B 的异或。因此，
\text{和：S = A XOR B = AB' + A’B}
半加法器的进位（C）是 A 和 B 的与。因此，
\text{进位：C = A AND B}