Digital-electronics 简明教程

XNOR (Exclusive-NOR) Gate 是一种衍生逻辑门。XNOR 门是一种逻辑门，它有两个输入和一个输出。当 XNOR 门的两个输入相等（即均为高电平 (逻辑 1) 或低电平 (逻辑 0)）时，它产生一个高电平 (逻辑 1) 输出。

当 XNOR 门的输入不同（即一个为高电平 (逻辑 1) 而另一个为低电平 (逻辑 0)）时，XNOR 门的输出为低电平 (逻辑 0) 状态。XNOR 门的逻辑符号如图 1 所示。

因此，仅当 XNOR 门的两个输入相等时，它才会产生高电平 (逻辑 1) 输出。因此，XNOR 门也被称为 "equality detector" 。

XNOR 门的输出由以下公式给出：

\mathrm{Y \: = \: A \odot B \: = \: AB \: + \: \bar{A} \: \bar{B}}

其中，A 和 B 是 XNOR 门的两个输入变量，Y 是 XNOR 门的输出变量。XNOR 门的输出表达式可解读为 Y 等于 A 与非 B。

NAND Gate 是一种通用逻辑门。其中，通用逻辑门可以用于实现任何类型的逻辑表达式或任何其他类型的逻辑门。

NAND 门实际上是两个基本逻辑门的组合，即 AND 门和 NOT 门，即，

\mathrm{NAND \: Logic \: = \: AND \:Logic \: + \: NOT \: Logic}

NAND 门是一种当所有输入都是 HIGH 时输出为 LOW（逻辑 0），当任何一种输入为 LOW（逻辑 0）时输出为 HIGH（逻辑 1）的逻辑门。因此，NAND 门的操作与 AND 门相反。一个两个输入的 NAND 门的逻辑符号如图 2 所示。

如上所述，NAND 门是通用逻辑，我们可以用它来实现任何其他类型的逻辑门。使用 NAND 门实现 XNOR 门如下图 3 所示。

从仅使用 NAND 门的 XNOR 门逻辑电路图可以清楚地看出，我们需要 5 个 NAND 门。

接下来，让我们了解该 NAND 逻辑电路如何发挥作用以产生与 XNOR 门等效的输出 −

第一个 NAND 门的输出为：

\mathrm{Y_{1} \: = \: \overline{A \: B}}

第二个和第三个 NAND 门的输出为：

\mathrm{Y_{2} \: = \: \overline{A \cdot \: \overline{AB}}}

\mathrm{Y_{3} \: = \: \overline{B \cdot \: \overline{AB}}}

这两个输出（Y2 和 Y3）连接到第四个 NAND 门。该 NAND 门将产生输出，即：

\mathrm{Y \: = \: \overline{\overline{A \cdot \: \overline{AB}} \cdot \overline{B \cdot \overline{AB}}}}

\mathrm{\Rightarrow \: Y \: = \: A \cdot \overline{AB} \: + \: B \cdot \overline{AB} \: = \: A(\bar{A} \: + \: \bar{B}) \: + \: B(\bar{A} \: + \: \bar{B})}

\mathrm{\Rightarrow \: Y \: = \: A \: \bar{A} \: + \: A \: \bar{B} \: + \: \bar{A} \: B \: + \: B \: \bar{B}}

\mathrm{\therefore \: Y \: = \: A \: \bar{B} \: + \: \bar{A} \:B \: = \: A \oplus B}

最后，第四个 NAND 门的输出输入到作为反相器的第五个 NAND 门，并产生与 XNOR 门等效的输出，即，

\mathrm{Y \: = \: \overline{A \oplus B} \: = \: A \odot B}

这是异或门 (XNOR) 的输出。因此，我们可以仅使用与非门实现一个异或门。