Digital-electronics 简明教程

{s0} 是一种派生逻辑门。异或门是一种具有两个输入和一个输出的逻辑门。当且仅当异或门的两个输入中的一个为 HIGH（逻辑 1）时，异或门会产生 HIGH（逻辑 1）输出。当异或门的两个输入均为 HIGH（逻辑 1）或 LOW（逻辑 0）时，异或门的输出则为 LOW（逻辑 0）状态。异或门的逻辑符号 a 如图 1 所示。

因此，异或门仅在其输入不相等时才产生 HIGH 输出。因此，异或门也被称为 {s1} 或 {s2}。

A NAND Gate 是一种通用逻辑门，可用于实现任何类型的逻辑表达式或任何其他类型的逻辑门。NAND 门基本上将两个基本逻辑门相结合，即 AND 门和 NOT 门，即

\mathrm{NAND \: Logic \: = \: AND \: Logic \: = \: NOT \: Logic}

NAND 门是一种当所有输入都是 HIGH 时输出为 LOW（逻辑 0），当任何一种输入为 LOW（逻辑 0）时输出为 HIGH（逻辑 1）的逻辑门。因此，NAND 门的操作与 AND 门相反。一个两个输入的 NAND 门的逻辑符号如图 2 所示。

如上所述，NAND 门是一种通用逻辑，因此我们可以使用它来实现任何其他逻辑门。图 3 显示了仅使用 NAND 门如何实现异或门。

仅使用 NAND 门的异或门的逻辑电路图清楚地表明，我们需要 4 个 NAND 门。

现在，让我们了解此 NAND 逻辑电路如何运作以产生等于异或门的输出。

第一个 NAND 门的输出为：

\mathrm{Y_{1} \: = \: \overline{A \: B}}

第二个和第三个 NAND 门的输出为：

\mathrm{Y_{2} \: = \: \overline{A \cdot \overline{AB}}}

\mathrm{Y_{3} \: = \: \overline{B \cdot \overline{AB}}}

最后，这两个输出（Y2 和 Y3）连接到第四个 NAND 门。此 NAND 门将产生一个输出，即

\mathrmmathrm{Y \: = \: \overline{\overline{A \cdot \overline{AB}} \cdot \overline{B \cdot \overline{AB}}}}

\mathrm{\Rightarrow \: Y \: = \: A \cdot \overline{AB} \: + \: B \cdot \overline{AB} \: = \: A(\bar{A} \: + \: \bar{B}) \: + \: B(\bar{A} \: + \: \bar{B})}

\mathrm{\Rightarrow \: Y \: = \: A \: \bar{A} \: + \: A \: \bar{B} \: + \: \bar{A} \: B \: + \: B \: \bar{B}}

\mathrm{\therefore \: Y \: = \: A \: \bar{B} \: + \: \bar{A} \: B \: = \: A \oplus B}

这是异或门的输出。因此，通过这种方式，我们仅使用 NAND 门就可以实现异或门。