Digital-electronics 简明教程
Digital Electronics - Half Subtractor
在数字电子学中， subtractor 是可以执行两个数（二进制数）相减并生成它们之间的差值的组合逻辑电路。这是一个组合电路，这意味着其输出仅依赖于其当前输入。尽管在实践中，两个二进制数的相减是通过计算被减数的 1 的或 2 的补码，并将其加到被减数上而完成的。
通过这种方式，二进制数的相减操作可以转换为简单的相加操作，这使得硬件构建既简单又便宜。减法器有两种类型，即 Half Subtractor 和 Full Subtractor 。
在本文中，我们将讨论半减法器及其基本定义、电路图、真值表、特性方程等。因此，让我们从半减法器的基本定义开始。
What is a Half-Subtractor?
half-subtractor 是一个有两个输入和两个输出（即差值和借位）的组合逻辑电路。半减法器产生输入端两个二进制位之间的差值，并产生借位输出（如果有）。在减法 (A-B) 中，A称为 Minuend bit ，B称为 Subtrahend bit 。半减法器的框图和逻辑电路图如图 1 所示。
因此，从逻辑电路图中可以看出，可以使用 XOR 门与 NOT 门和 AND 门一起实现半减法器。
在如图 1 所示的半减法器中，A 和 B 是输入，d 和 b 是输出。其中，d 表示差值，b 表示借位输出。借位输出 (b) 是告诉下一级已经借用 1 的信号。
Operation of Half Subtractor
现在，让我们了解半减法器电路的工作原理。半减法器根据二进制减法的规则执行其操作以找出两个二进制位之间的差值，如下所示 −
只要被减数位 (A) 大于或等于被减数位 (B)，即 A ≥ B，输出借位 b 为零 (0)。当 A = 0 且 B = 1 时，输出借位为 1。
从半减法器的逻辑电路图中可以看出，差值位 (d) 由两个输入 A 和 B 的 XOR 运算获得，借位由被减数 (A') 与被减数 (B) 的补码进行 AND 运算获得。
Truth Table of Half Subtractor
以下是半减法器的真值表−
Inputs |
Outputs |
A |
B |
D (Difference) |
B (Borrow) |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
K-Map for Half Subtractor
我们可以使用 K 映射（或卡诺图），这是一种简化布尔代数的方法，来确定差值位 (d) 和输出借位 (b) 的方程。
半减法器的 K-Map 简化如图 2 所示。
Characteristic Equation of Half Subtractor
半减法器的特性方程，即差值位 (d) 和输出借位 (b) 的方程是通过遵循二进制减法的规则获得的。这些方程表示如下 −
半减法器的差位 (d) 由 XORing 两个输入 A 和 B 得到。因此，
\mathrm{差值, \: d \: = \: A \oplus B \: = \: A’B \: + \: AB'}
半减法器的借位 (b) 是 A'（A 的补码）和 B 的 AND。因此，
\mathrm{借位, \: b \: = \: A’B}